热门推荐








verilog中reg和wire的区别
问题更新日期:2024-06-21 22:44:54
问题描述
verilog中reg和wire的区别急求答案,帮忙回答下
- 精选答案
-
首先要先清楚一点,verilog是硬件描述语言,其最终是为了生成一个电路,所以它的变量类型是根据实际电路来决定的。
从名字理解: wire,线型,实际上在电路中的作用就是一根连线; reg,寄存器型,在电路中就作为寄存器存在。连线和寄存器是构成数字电路的基本结构,这也是verilog这两种变量类型的来源。当然,在verilog的升级版system verilog中提供了更多的,更一些抽象化的变量类型
猜你喜欢内容
-
总课程表统计个人课时怎么算
总课程表统计个人课时怎么算回答数有3条优质答案参考
-
辅警35岁后必须离职吗
辅警35岁后必须离职吗回答数有3条优质答案参考
-
公务员放弃考试就可以退费吗
公务员放弃考试就可以退费吗回答数有3条优质答案参考
-
公务员考试审核通过了可以放弃不
公务员考试审核通过了可以放弃不回答数有3条优质答案参考
-
公务员笔试入围可以放弃吗
公务员笔试入围可以放弃吗回答数有3条优质答案参考
-
公务员考试如何放弃资格复审
公务员考试如何放弃资格复审回答数有3条优质答案参考
-
考公务员哪个环节可以放弃
考公务员哪个环节可以放弃回答数有3条优质答案参考
-
一家小区的纹绣店说说
一家小区的纹绣店说说回答数有3条优质答案参考
-
消防职业技能鉴定怎样登录
消防职业技能鉴定怎样登录回答数有3条优质答案参考
-
如何查看消防鉴定站报名人数
如何查看消防鉴定站报名人数回答数有3条优质答案参考