全站数据
8 4 2 0 5 8 1

verilog中reg和wire的区别

学习起点 | 教育先行,筑梦人生!         
问题更新日期:2024-06-21 22:44:54

问题描述

verilog中reg和wire的区别急求答案,帮忙回答下
精选答案
最佳答案

首先要先清楚一点,verilog是硬件描述语言,其最终是为了生成一个电路,所以它的变量类型是根据实际电路来决定的。

从名字理解: wire,线型,实际上在电路中的作用就是一根连线; reg,寄存器型,在电路中就作为寄存器存在。连线和寄存器是构成数字电路的基本结构,这也是verilog这两种变量类型的来源。当然,在verilog的升级版system verilog中提供了更多的,更一些抽象化的变量类型